電子發燒友網 > 可編程邏輯 > FPGA/ASIC技術 > 正文

FPGA開發經驗分享:基于JESD204B的LMK04821芯片項目開發

2020年04月21日 09:33 ? 次閱讀
今天給各位大俠帶來一篇項目開發經驗分享“基于JESD204B的LMK04821芯片項目開發”,這是本人實打實的項目開發經驗,希望可以給有需要的大俠提供一些參考學習作用。
?
以后機會多多,慢慢分享一些項目開發以及學習方面的內容,歡迎各位大俠一起切磋交流。本人已入駐“FPGA技術江湖”知識星球,各位大俠如果對本篇以及后續更新內容有問題交流,歡迎各位大俠在“FPGA技術江湖”知識星球內一起交流

一、?LMK04821功能介紹

LMK0482X系列是德州儀器推出的高性能時鐘調節芯片系列,該芯片目前有三種,分別為LMK04821、LMK04826以及LMK04828,該系列芯片都支持最新的JESD204B協議。本次調試主要以LMK04821為例,對調試過程中出現的一些問題進行總結說明。

其性能描述如下:

  • 支持JESD204B;
  • 超低的時鐘抖動和噪聲;
  • 能夠同時輸出14路差分時鐘:

<1>. 7對可作為JESD204B的SYSREF時鐘;

<2>.?最大輸出頻率可以達到3.1GHz;

<3>. 輸出差分時鐘的電平標準可編程選擇:LVPECL、LVDS、HSDS、以及LCPECL;

  • 雙PLL結構;
  • PLL2的VCO分頻系數為1-32;
  • 輸出時鐘精確的數字延時、模擬延時、以及動態延時;
  • 多工作模式:雙PLL、單PLL以及時鐘分發模式;

?

LMK0482X系列的這三款芯片不同之處在于支持不同的VCO,如下圖圖1所示:

?

PIN1、2:第0路Device CLK差分輸出;

PIN3、4:第1路SYSREF/Device CLK差分輸出;

PIN5:??該芯片的復位輸入或者是通用GPIO;

PIN6:??該芯片的時鐘同步輸入端口或者是連續SYSREF CLK請求輸入端口;

PIN7、8、9:沒用,懸空即可;

PIN10:??電源輸入;

PIN11:LDO旁路電容,外接10uf到地;

PIN12:LDO旁路電容,外接0.1uf到地;

PIN13、14:第3路SYSREF/Device CLK差分輸出;

PIN15、16:第2路Device CLK差分輸出;

PIN17:電源輸入;

PIN18:芯片的SPI配置CS信號;

PIN19:芯片的SPI配置SCK信號;

PIN20:芯片的SPI配置SDIO信號;

PIN21:電源輸入;

PIN22、23:第5路SYSREF/Device CLK差分輸出;

PIN24、25:第4路Device CLK差分輸出;

PIN26:電源輸入;

PIN27、28:第6路Device CLK差分輸出;

PIN29、30:第7路SYSREF/Device CLK差分輸出;

PIN31:可編程的狀態監測I/O管腳;

PIN32:PLL1的電荷泵輸出;

PIN33:電源輸入;

PIN34、35:PLL1的參考時鐘輸入1、零延遲模式下的外部反饋時鐘輸入、外部VCO輸入;

PIN36:電源輸入;

PIN37、38:PLL1的參考時鐘輸入0;

PIN39:電源輸入;

PIN40、41:反饋到PLL1,參考輸入到PLL2。AC耦合

PIN42:電源輸入;

PIN43、44:PLL2的參考時鐘輸入、PLL1的反饋時鐘輸入;

PIN45:電源輸入;

PIN46:PLL2的電荷泵輸出;

PIN47:電源輸入;

PIN48:可編程的狀態監測I/O管腳;

PIN49、50:第9路SYSREF/Device CLK差分輸出;

PIN51、52:第8路Device CLK差分輸出;

PIN53:電源輸入;

PIN54、55:第10路Device CLK差分輸出;

PIN56、57:第11路SYSREF/Device CLK差分輸出;

PIN58:可編程的狀態監測I/O管腳;

PIN59:可編程的狀態監測I/O管腳;

PIN60、61:第13路SYSREF/Device CLK差分輸出;

PIN62、63:第12路Device CLK差分輸出;

PIN64:電源輸入;

DAP :??散熱盤,接地;

?

二、?LMK04821使用步驟

2.1 硬件電路檢查

2.1.1?芯片供電是否正常,是否符合器工作的條件,該步驟直接決定芯片能否正常工作,測試點參考下圖;

?


2.2 寄存器配置

LMK04821的配置采用SPI方式,其配置規則通過閱讀數據手冊提取關鍵的知識點,如下:

2.2.1?寫操作時,CS信號為低電平時,SDIO的數據在SCK上升沿寫進芯片,寫數據格式為1bit的讀寫控制位+2bit的0+13bit地址+8bit數據。

2.2.2?讀操作時,先寫入1bit的讀寫控制位+2bit的0+13bit地址,然后在接下來SCK的上升沿獲取8bit數據;

時序圖如下圖6所示:

?

2.2.4 LMK04821的雙PLL級聯系統的介紹:

??該系列芯片功能非常靈活,一般JESD204B系統的雙PLL級聯應用最為經典,但是對于傳統的應用來說,同樣適用。需要注意的是Device CLK不提供單端輸出,只有OSCout管腳可以提供LVCMOS單端輸出。另外,除了雙PLL應用模式,亦可以配置單PLL或者時鐘分發模式。

  • LMK0482X系列芯片的雙PLL結構保證了在很寬的輸出頻率范圍內還可以輸出最低抖動的時鐘。第一級PLL(PLL1)被外部的參考時鐘驅動,第二級PLL(PLL2)由VCXO或者可調晶振提供高精度、低噪聲的二級參考時鐘。過這兩級PLL,輸出時鐘的精度將會大大提高。
  • LMK0482X系列芯片共輸出7對JESD204B DeviceCLK和7對SYSREF CLK,其中每個Device CLK對應一個SYSREF CLK。對于那些非JESD204B的應用,SYSREF CLK同樣可以編程為Device CLK。
  • PLL1的輸入參考時鐘包括管腳CLKin0,CLKin1以及CLKin2,任選一個作為時鐘輸入即可,選擇的規則由配置寄存器參數決定。
  • VCXO/Crystal 緩存輸出,LMK0482X系列芯片提供OSCout輸出,該輸出其實就是PLL1的反饋輸入,也是PLL2的參考時鐘輸入,芯片的該功能其實就是為了在其編程之前可以提供一個時鐘給控制器工作,控制器編程再配置LMK0482X。OSCout輸出可以為LVDS、LVPECL以及LVMOS電平。
  • LMK0482X具有頻率保持的功能,當外部參考時鐘丟失后,輸出頻率還能保持最小的漂移,直到外部參考時鐘恢復。
  • 7路Device CLK都可以分別的分頻,分頻系數為1~32。
  • 7路SYSREF CLK統一分頻,分頻系數為8~8191。
  • Device CLK具有延遲的功能,其包括模擬延遲和數字延遲。模擬延遲是以25ps為單位的時鐘延遲模塊,使用該模塊本身也會帶來500ps的延時。數字延時范圍為4~32 VCO時鐘周期,每一個延遲單元的大小為0.5 VCO周期。需要注意的是延遲的功能必須在同步使能后才起作用。
  • SYSREF CLK同樣具有模擬核數字延遲。模擬延遲的最小單位為150ps。數字延遲的范圍為1.5~11VCO,同樣每一個延遲單元的大小為0.5 VCO周期。
  • 14路時鐘的輸出不僅在電平標準上可編程,在輸出的幅度方面也可編程。
  • 要使時鐘的數字延時起作用,管腳SYNC必須給一個脈沖,在脈沖的上升沿所有的時鐘同步。
  • LMK04821提供了幾個狀態管腳用來供用戶監測芯片內部的狀態或者作為輸入端口來響應用戶的需求,具體的功能在寄存器配置說明里介紹。

2.2.5 功能框圖

在輔助軟件TICS Pro中,生成的寄存器順序也是嚴格按照手冊中進行配置的。

但是在實際運用中,按照該寄存器配置順序,時鐘輸出端并沒有正確的時鐘輸出。實際運用中,將寄存器順序按照如下順序進行配置:

1、0X000配置兩次,先進行復位,然后0X000再配置00,無操作;

2、然后緊接著從0X100~0X145;

3、0X171~0X17D;

4、0X146~0X16E;

5、0X143(90)、0X149(00)、0X143(兩次B0、90)、0X144(FF)、0X143(兩次10、11)、0X139(03)、0X002(00);固定數值;盡量不要改變,具體為什么要這樣進行配置,對應數據手冊進行查閱即可。

注意:在實際應用中,目前為止該寄存器順序是唯一能夠正確產生時鐘的順序,可以參考軟件給的寄存器數據,盡量不要改變配置寄存器的順序。部分寄存器在設計中沒有進行配置,比如一些只讀寄存器,IC信息相關的寄存器,reback相關的寄存器都沒有進行配置,實際操作中無傷大雅,可以不用配置。但是在SPI配置寄存器時,如果要檢驗寄存器讀寫是否成功時,可以將這些寄存器進行讀操作,確保SPI操作正常。

2.2.7?寄存器對應數據

在此之前,確定寄存器配置順序之后,利用輔助軟件TICS Pro軟件產生對應的參數,按照6中所示的寄存器順序進行寫操作。軟件使用中重要參數的產生以及對應在軟件中如何設置見下圖圖10;

?

?

一定要熟練掌握軟件運用,明確在產生想要的時鐘時,如何進行軟件操作,得到相應的系數,軟件中每個點如何進行配合;參數之間是如何對應的,建議配合數據手冊進行對比,能夠事半功倍。

  • 標記1選擇CLKin0作為參考時鐘輸入;硬件環境值在CLKin0端有時鐘輸入;
  • 標記2選擇PLL1,MUX是可以進行選擇的,不同的選擇,對應寄存器要配置的數值不同;
  • 標記3處選擇相應的DIV數值,得到需要的時鐘100M;
  • 標記4 CPout1直接連接到外部晶振,目的是,當參考時鐘丟失時,延時功能可以將PLL1的調諧電壓固定在VCXO或者可調諧晶振上,使得在外部參考時鐘丟失時,輸出的時鐘頻率的偏移最小,直到外部時鐘恢復。
  • 標記5 OSCin,PLL1的反饋輸入,PLL2的參考時鐘輸入,實際調試中,發現OSCin如果沒有輸入,輸出端就沒有時鐘輸出,沒有CLKin0輸入,輸出時鐘依然正常輸出;
  • 標記6、7、8、9、10、11、12,這幾處都和PLL2 VCO Frequency有關系,手冊中顯示LMK04821在使用VCO1時,PLL2頻率要求在2920~3080MHz之間。
  • 超出范圍,軟件會報紅出錯。這幾處設置其實就是簡單的將OSCin的時鐘進行先倍頻后分頻的一個操作;比如,實際中需要DCLKout輸出150M、75M時鐘,再復合要求范圍的情況下,找到一個合適的公倍數,例子中為1500M,這樣一來,既能得到150M的DCLKoutX的輸出,又能得到75M的時鐘輸出;

除此之外,時鐘輸出設置如下圖圖11所示:

?

  • 標記1,公倍數;
  • 標記2,PLL1的反饋輸入,PLL2的參考輸入,實際運用中,PLL2的參考輸入為OSCin;
  • 標記3,分頻系數,1500M十分頻150M;
  • 標記4,選擇PD,意味著該通道不輸出,處于關閉狀態;
  • 標記5,DCLK輸出頻率,可在對應位置直接填入想要的數值。注意,最好是公倍數的整數分頻后的值,不然,軟件會自動產生一個和填入值最相近的數值;
  • 標記6,SCLK輸出端口,SCLK不能單獨分頻,7個通道只能統一進行分頻;具體設置如下圖圖12所示:

?

注意:在設定寄存器參數時,操作軟件時,會在左下方窗口標記2處顯示對應的寄存器以及數值,便于我們很迅速的在數據手冊中查到該數值進行了哪些配置;

軟件配置時,最重要的幾個參數以及對應的寄存器如下:

  • Doubler,對應相關寄存器0X162;
  • R Divider,對應寄存器0X160、0X161;
  • N?Divider,對應寄存器0X168;
  • VCO,對應寄存器0X138;
  • DCLKoutX_DIV, 對應寄存器0X100、0X108、0X110、0X1180、0X120、0X128、0X130;
  • SYSREF?DIV,對應寄存器0X13A、0X13B;

注意;有些參數需要多個寄存器共同配合使用;另外的寄存器在軟件配置過程中會生成,按照具體的設計要求進行軟件操作配置,導出參數之后,在對應的寄存器中進行更改即可。

?

三、?運用結果

3.1 時鐘輸出結果

在對LMK04821芯片進行正確配置之后,時鐘能夠正常輸出想要的時鐘頻率,利用示波器進行測量,都能夠直接觀測到時鐘有輸出;程序中更改不同的分頻系數,也能夠在輸出端得到相應的時鐘輸出。

3.2 待解決問題

考慮到系統中要求時鐘同源的問題,在對CLKin0參考輸入時鐘、DCLK、SCLK通過示波器進行起始相位對比觀測,發現通過倍頻分頻后,時鐘起始相位存在大概1/4個周期偏差,多次測試,每次都有細微的偏差。

其中,DCLK與SCLK如果輸出頻率相同時,相位差通過觀察,有細微偏差,考慮到示波器使用過程中,探頭不穩定原因,暫定相位偏差為0;后期有更好的測試方法時,再進行確認。

下載發燒友APP

打造屬于您的人脈電子圈

關注電子發燒友微信

有趣有料的資訊及技術干貨

關注發燒友課堂

鎖定最新課程活動及技術直播

電子發燒友觀察

一線報道 · 深度觀察 · 最新資訊
收藏 人收藏
分享:

評論

相關推薦

寫好狀態機--從2019年全國FPGA競賽談Verilog編碼技巧

理解Verilog編碼技巧掌握FPGA中狀態機的寫法掌握非重疊序列檢測代器Verilog代碼編寫
發燒友學院發表于 2020-04-21 00:00? 562次閱讀
寫好狀態機--從2019年全國FPGA競賽談Verilog編碼技巧

紐約理工學院溫哥華分校基于高云半導體安全FPGA...

紐約理工學院(NYiT)溫哥華分校與高云半導體 SecureFPGAs合作開發了解決方案,并將其作為....
發表于 2020-04-21 11:27? 15次閱讀
紐約理工學院溫哥華分校基于高云半導體安全FPGA...

OMAPL138怎么和CPLD FPGA相連?

我是新手,現在設計板子,需要采集AD數據,其中需要采集AD前級的放大倍數,為16位數據,請問各位用什么接口和CP...
發表于 2020-04-21 10:06? 18次閱讀
OMAPL138怎么和CPLD FPGA相連?

考慮實際頻率的延時程序

您好,我想知道沒有考慮OSCCON寄存器來確定實際頻率的延時例程。原因是什么?...
發表于 2020-04-21 09:50? 7次閱讀
考慮實際頻率的延時程序

基于智能接口芯片SPC3實現ZJ16E卷接機組電...

PROFIBUS-DP是歐洲首屈一指的開放式現場總線系統,它的應用領域包括加工制造自動化、過程自動化....
發表于 2020-04-21 09:15? 31次閱讀
基于智能接口芯片SPC3實現ZJ16E卷接機組電...

Artix 7 XC7A200TIBUFDS輸出阻抗

嗨, 我正在設計一塊PCB板,與另一塊板一起使用,將高速數據從FPGA發送到DAC。 現在FPGA已經在其板上...
發表于 2020-04-21 06:36? 6次閱讀
Artix 7 XC7A200TIBUFDS輸出阻抗

PIC18F26K40上的預定義EEPROM值

大家好,對于用MPLABXv3.55和XC8v1.41將Projekt從PIC16F18855遷移到PIC18F26K40的錯誤,我有一個疑...
發表于 2020-04-21 06:11? 7次閱讀
PIC18F26K40上的預定義EEPROM值

ms430f149與nrf24L01接不到數據

拿到此模塊后,就找了一些資料,也有的是源碼. SPI_RW_Reg(WRITE_REG + EN_AA, 0x00);  &nbs...
發表于 2020-04-21 04:35? 9次閱讀
ms430f149與nrf24L01接不到數據

nrf24L01設置問題

[C] 純文本查看 復制代碼 #define RF_CH           0x05 #define R...
發表于 2020-04-21 00:03? 5次閱讀
nrf24L01設置問題

FPGA學習指南合集:Verilog HDL那些事兒(建模篇,時序篇,整合篇)

Verilog HDL那些事兒建模篇: 在眾多的Verilog HDL 參考書,隱隱約約會會出現這樣的一個“建模”。建模在Ve...
發表于 2020-04-20 15:45? 220次閱讀
FPGA學習指南合集:Verilog HDL那些事兒(建模篇,時序篇,整合篇)

基于FPGA打造的百度昆侖芯片,它到底有多優秀

作為Al芯片的積極布局者與應用者,百度對外發布AI云端芯片“昆侖”,備受業界矚目。
發表于 2020-04-20 10:54? 198次閱讀
基于FPGA打造的百度昆侖芯片,它到底有多優秀

CCSv5加載運行out文件后不能通過仿真器查看寄存器的變化

本人所用的仿真器是XDS100V2,運行的是點亮小燈的基礎程序,加載out文件運行時發現 全速暫停后可以查看變量和寄存...
發表于 2020-04-20 10:50? 33次閱讀
CCSv5加載運行out文件后不能通過仿真器查看寄存器的變化

CCS5調試寫不進寄存器

我用CCS5新建了一個很簡單的小工程,掛著仿真器查看對寄存器的操作,寫完之后發現全是0。 系統 :Win7 - &n...
發表于 2020-04-20 07:42? 23次閱讀
CCS5調試寫不進寄存器

在mplab 8.43中設置控制寄存器的位字段

大家好,誰能告訴我在mplab ide中如何方便地訪問和編輯控制寄存器的位字段。目前我使用的是mplab 8.43和C18(3.47),在...
發表于 2020-04-20 06:28? 10次閱讀
在mplab 8.43中設置控制寄存器的位字段

基于I2C總線應用呼喚平臺模式實現VIIC1.0...

VIIC1.0是物化形式為軟件包文檔的廣義平臺,適合在80C51單片機系列單主系統中應用。
發表于 2020-04-19 11:06? 31次閱讀
基于I2C總線應用呼喚平臺模式實現VIIC1.0...

基于PCI Expres總線實現DMA控制邏輯的...

主要特點如下:(1)符合PCI Express Base Specification 2.0規范。(....
發表于 2020-04-18 13:45? 216次閱讀
基于PCI Expres總線實現DMA控制邏輯的...

利用半拍錯位同步法消除異步電路的亞穩態

當今的數字系統往往是圍繞CPLD/ FPGA 進行設計的, 首選的方案是采用同步時序電路設計 , 也....
發表于 2020-04-18 12:59? 67次閱讀
利用半拍錯位同步法消除異步電路的亞穩態

基于EP1C6Q240器件和BF533處理器實現...

基于BF533的智能車載終端整合了高性能處理器、全球定位系統、全球移動通信系統GSM/GPRS、藍牙....
發表于 2020-04-18 09:57? 93次閱讀
基于EP1C6Q240器件和BF533處理器實現...

基于FPGA的多功能LCD顯示控制器是怎樣實現的

在許多嵌入式系統應用領域,都需要友好的人機信息界面,傳統的數碼管或者發光二極管顯示方式已經不能滿足實....
發表于 2020-04-17 15:16? 65次閱讀
基于FPGA的多功能LCD顯示控制器是怎樣實現的

德州儀器推業內首款數字斷絕器,以確保通訊系統正常

美國德州儀器(Texas Instruments,TI)公司揭露推出業內首款數字斷絕器,并且該款數字....
發表于 2020-04-16 21:19? 539次閱讀
德州儀器推業內首款數字斷絕器,以確保通訊系統正常

視頻行業的新應用,FPGA的效率勝過GPU

隨著視頻行業逐漸進入全平臺、全媒體化后,視頻行業在數據中心的底層技術上不要不斷投入,更要求快速創新。
發表于 2020-04-16 14:48? 110次閱讀
視頻行業的新應用,FPGA的效率勝過GPU

基于FPGA參考設計解決方案降低汽車電子制造的復...

汽車娛樂電子推動了功能和容量的快速發展,促使設計人員在性能、成本和靈活性上做出綜合考慮。與其他汽車電....
發表于 2020-04-16 09:07? 105次閱讀
基于FPGA參考設計解決方案降低汽車電子制造的復...

安路科技-用FPGA實現海量智能互聯應用

機器學習和邊緣AI算法的發展日新月異,其發展速度呈指數形式上升,比互聯網+的時代發展還要快得多,向智....
發表于 2020-04-15 11:41? 143次閱讀
安路科技-用FPGA實現海量智能互聯應用

采用DSP和FPGA器件實現電機勵磁控制系統的設...

介紹了針對3/3相雙繞組感應發電機設計的勵磁系統,該系統由DSP和FPGA構成。給出了控制系統的接口....
發表于 2020-04-14 10:11? 105次閱讀
采用DSP和FPGA器件實現電機勵磁控制系統的設...

采用TMS320LF2407A和EP1C6Q24...

噴氣織機的引緯控制系統直接決定著噴氣織機的運行效率、能耗、產品質量、平均無故障時間等關鍵性的指標,是....
發表于 2020-04-12 18:30? 83次閱讀
采用TMS320LF2407A和EP1C6Q24...

將RS編碼與CC連接在OFDM系統中的性能指標與...

通信系統的另外一個重要指標就是系統的可靠性。高可靠性的系統需要高性能的信道編解碼方案。到目前為止,信....
發表于 2020-04-12 18:22? 67次閱讀
將RS編碼與CC連接在OFDM系統中的性能指標與...

MAX7456結構、工作原理及實現視頻分劃瞄準系...

長期以來,部隊執勤、反恐所使用的輕武器大部分使用機械瞄準,即三點一線,這種依靠射手目視估計運動目標的....
發表于 2020-04-12 18:17? 56次閱讀
MAX7456結構、工作原理及實現視頻分劃瞄準系...

采用FPGA/CPLD可編程邏輯器件實現內河航標...

內河水運是國家綜合運輸體系和水資源綜合利用的重要組成部分,是實現經濟社會可持續發展的重要戰略資源。航....
發表于 2020-04-12 18:00? 100次閱讀
采用FPGA/CPLD可編程邏輯器件實現內河航標...

基于FPGA的VHDL語言設計控制器SJA100...

分析了CAN控制器SJA1000的特點及CAN協議通信格式。設計了控制器SJA1000的IP軟核,能....
發表于 2020-04-12 10:55? 84次閱讀
基于FPGA的VHDL語言設計控制器SJA100...

智能家居的主流通訊協議詳細介紹

智能家居內運用的幾種主流通訊協議。目前行業內比較穩定成熟運用的主要為:Modbus通訊協議、KNX控....
發表于 2020-04-12 10:53? 762次閱讀
智能家居的主流通訊協議詳細介紹

利用FPGA器件和TMS320F206芯片實現飛...

在分析某型飛機MILSTD1553B數據總線系統構成的基礎上,結合其通信協議與其消息傳輸格式,建立了....
發表于 2020-04-12 09:40? 90次閱讀
利用FPGA器件和TMS320F206芯片實現飛...

基于TMS320C6000系列HPI接口實現主機...

DSP芯片能夠大大提高數字信號處理的效率,但在主機與DSP構成的系統中,當DSP與主機間需要大數據量....
發表于 2020-04-12 08:06? 102次閱讀
基于TMS320C6000系列HPI接口實現主機...

采用EP2C5T144C8 FPGA實現PS/2...

當前嵌入式系統技術已得到了廣泛應用,但傳統嵌入式系統的人機接口多采用小鍵盤操作的文本菜單方式,用戶操....
發表于 2020-04-11 17:08? 88次閱讀
采用EP2C5T144C8 FPGA實現PS/2...

使用現場可編程門陣列構建了一種新的計算設備

人工智能已成為幾乎所有消費者日常生活的一部分。像Uber這樣的智能手機應用程序,Gmail的垃圾郵件....
發表于 2020-04-11 11:27? 413次閱讀
使用現場可編程門陣列構建了一種新的計算設備

基于EZ-USB系列芯片和FPGA器件實現數據采...

通用串行總線(USB)支持熱插撥,真正的即插即用。USB1.1在全速傳輸時可以達到12Mbps的傳輸....
發表于 2020-04-11 10:16? 132次閱讀
基于EZ-USB系列芯片和FPGA器件實現數據采...

直接時鐘控制技術方案應用于存儲器中的設計及實現

大多數存儲器接口都是源同步接口,從外部存儲器器件傳出的數據和時鐘/ 選通脈沖是邊沿對齊的。在 Vir....
發表于 2020-04-11 09:55? 120次閱讀
直接時鐘控制技術方案應用于存儲器中的設計及實現

利用QuartusⅡ開發工具實現6路PWM輸出接...

在許多嵌入式系統的實際應用中,需要擴展FP-GA(現場可編程門陣列)模塊,將CPU實現有困難或實現效....
發表于 2020-04-11 09:35? 139次閱讀
利用QuartusⅡ開發工具實現6路PWM輸出接...

基于NIOS處理器實現A/D數據采集電路的控制接...

在FPGA系統中,實現對外部A/D數據采集電路的控制接口邏輯,由于其邏輯功能不是很復雜,因此可采用自....
發表于 2020-04-11 09:19? 106次閱讀
基于NIOS處理器實現A/D數據采集電路的控制接...

FPGA是什么,FPGA的性能優勢以及市場前景分...

FPGA是什么?場效可編程邏輯閘陣列FPGA運用硬件語言描述電路,根據所需要的邏輯功能對電路進行快速....
發表于 2020-04-10 11:47? 218次閱讀
FPGA是什么,FPGA的性能優勢以及市場前景分...

專用USB通信控制芯片USBN9604的特點及實...

USBN9604是NatiONalSemiconductor公司設計生產的一款較新型的專用USB通信....
發表于 2020-04-09 09:56? 108次閱讀
專用USB通信控制芯片USBN9604的特點及實...

USB的特點及利用其實現機器人的上位機與下位機的...

EDUROBOT-680-II型教學機器人是上海交通大學機器人研究所采用世界銀行貸款研制的一種五自由....
發表于 2020-04-08 09:30? 121次閱讀
USB的特點及利用其實現機器人的上位機與下位機的...

利用FPGA作為接口芯片實現DSP到SDRAM的...

在DSP應用系統中,需要大量外擴存儲器的情況經常遇到。例如,在數碼相機和攝像機中,為了將現場拍攝的諸....
發表于 2020-04-08 09:26? 88次閱讀
利用FPGA作為接口芯片實現DSP到SDRAM的...

高云半導體的藍牙FPGA模組獲得歐盟CE認證

無線IC通常由半導體制造商以兩種形式提供。一些開發人員需要將藍牙芯片集成到他們自己的系統電路板上。
發表于 2020-04-07 14:51? 117次閱讀
高云半導體的藍牙FPGA模組獲得歐盟CE認證

FPGA是什么,關于FPGA原理和特點的分析

FPGA(Field-Programmable Gate Array),即現場可編程門陣列,它是在P....
發表于 2020-04-07 11:41? 307次閱讀
FPGA是什么,關于FPGA原理和特點的分析

ADSP-218X系列的IDMA接口引腳定義及實...

隨著DSP芯片技術的發展,其種類和型號日益增多。ADI公司推出了ADSP-218X系列16位定點DS....
發表于 2020-04-07 09:38? 87次閱讀
ADSP-218X系列的IDMA接口引腳定義及實...

采用直接數字頻率合成器實現多片AD9852芯片接...

該系統選用的數字信號處理芯片(DSP)是TI公司生產的高速浮點TMS320C6701,其內部CPU集....
發表于 2020-04-07 09:30? 125次閱讀
采用直接數字頻率合成器實現多片AD9852芯片接...

基于ADSP-BF533、ADmC7019微轉換...

基于BF533的智能車載終端整合了高性能處理器、全球定位系統、全球移動通信系統GSM/GPRS、藍牙....
發表于 2020-04-06 17:18? 38次閱讀
基于ADSP-BF533、ADmC7019微轉換...

51單片機操作系統開發中有什么技巧會碰到什么問題

51系列單片機是美國Intel公司在1980年推出的高性能8位單片機,在我國的應用非常廣泛。目前,在....
發表于 2020-04-06 12:43? 329次閱讀
51單片機操作系統開發中有什么技巧會碰到什么問題

嵌入式里堆棧的原理介紹和如何實現純C實現

棧這種結構在嵌入式里其實是非常常用的,比如函數調用與返回就是典型的棧應用,雖然很多時候棧都是CPU系....
發表于 2020-04-06 10:10? 363次閱讀
嵌入式里堆棧的原理介紹和如何實現純C實現

多核CPU的系統架構和原理說明及編程注意事項詳細...

好久沒有寫一些微觀方面的文章了,今天寫一篇關于CPU Cache相關的文章,這篇文章會講述一些多核 ....
發表于 2020-04-06 09:57? 512次閱讀
多核CPU的系統架構和原理說明及編程注意事項詳細...

采用WISHBONE總線有效地解決IP核可移植性...

清華大學嵌入式微處理器芯片設計為國家重點863項目,單芯片多處理器設計為項目的一個延伸。單芯片多處理....
發表于 2020-04-04 18:19? 84次閱讀
采用WISHBONE總線有效地解決IP核可移植性...

采用PCI9052芯片的配置寄存器及加載其驅動程...

PCI總線支持存儲器地址空間、I/O地址空間和配置空間等三個物理空間。其中,配置空間是PCI總線所特....
發表于 2020-04-04 18:14? 92次閱讀
采用PCI9052芯片的配置寄存器及加載其驅動程...

ADC12QS065里用LVDS格式解決輸出信號...

在輸入信號轉換數字數據之后,必須傳輸它們到DSP或ASIC/FPGA進行處理。流行的全差分輸出信號傳....
發表于 2020-04-04 17:43? 89次閱讀
ADC12QS065里用LVDS格式解決輸出信號...

采用FPGA與嵌入式CPU大容量數據存儲實現航空...

在航空視頻采集記錄系統中,攝像頭把載機任務系統的實時畫面視頻數據按預定格式組幀,通過LVDS信號總線....
發表于 2020-04-04 11:07? 75次閱讀
采用FPGA與嵌入式CPU大容量數據存儲實現航空...

德州儀器推出新型LED矩陣管理器件 實現全動態自...

該器件的3個串聯集成開關各有4個子燈串,可繞過單個LED。各個子燈串允許器件接受單個或多個電流源。
發表于 2020-04-03 09:00? 251次閱讀
德州儀器推出新型LED矩陣管理器件 實現全動態自...
宝贝在楼梯间做好刺激_日本tvvivodes欧美_日本变态强奷在线播放